Fw: [心得] 硬體實驗 王廷基
※ [本文轉錄自 candog 信箱]
作者: candog.bbs@bbs.cs.nthu.edu.tw ("FireBolt")
標題: [心得] 硬體實驗 王廷基
時間: Wed Feb 15 01:40:49 2017
作者: shooting1101 (日落東方) 站內: nthu.course
標題: [心得] 硬體實驗 王廷基
時間: 2014/01/17 Fri 22:04:08
課名：硬體實驗
科號：CS 210402
老師：王廷基
課本：無 會發講義
課別：應該是資工系必修
學分：2
涼度：★★☆
甜度：★★☆
建議先修課程：數位邏輯設計或是邏輯設計
課程內容\簡介：
突然想來寫這門課的心得，因為看板上都沒有。
但已經過一學期了，老實說已經忘了一些細節，就盡可能回憶吧。
內容可參考課程大綱，而實際上就是教我們用verilog寫出邏設的東西，
使用Xilinx ISE寫。
期中之後會接板子（應該是FPGA板吧）跑CODE，
因為verilog本來就是硬體語言。
例如讓7-segment跑倒數讀秒之類的。
有時候會要我們自己寫TESTBENCH當測資。
硬體語言跟軟體語言（e.g.C）不太一樣，
例如硬體需要注意一些delay問題，不能完全依照軟體語言的方式去思考。
但我個人C語言沒學好（心虛），可能因此比較沒感覺(??
而且我們班的題目比起隔壁班都頗仁慈XD助教是好人啊。
話說板子很容易出狀況，這點有些麻煩XD
像是電腦讀不到CABLE之類的…這種狀況助教也無法處理，就會很窘迫。
交叉測試發現器材壞了的話可以跟助教講，過個一兩周就能拿到好的東西。
不過據說隔壁班沒這種好事XDD
其實理論的部分基本上都在邏設教了，
這門課完全就是銜接邏設，這也是我跑去修的原因。
稍微忘了應該也沒關係，印象中老師都講得蠻清楚的。
上課方式：
每次都會在教室先上一節課，教大家verilog這個語言，用投影片上。
有時候會超過一節課，一旦教完，
會讓助教說明本次lab作業內容，接著大家移動到資電的電腦教室，
開始寫lab assignment，並且當場demo。
一開始的題目不難，寫很久其實也沒關係，只要助教還在就好XD
不過如果遇到之後有別門課要用就只能讓出。
甚至還會突然被斷網，有幾次我就被陰了= =
有問題可以當場問助教，助教們會在兩間教室走來走去。
老師偶爾也會來看看狀況，
有一次老師發現大家不習慣用硬體語言的寫法，
一直發生蠢錯誤，他就很生氣XDD
但我覺得老師是看起來風度翩翩的類型，
雖然他很氣急敗壞的感覺，但口氣頂多就是感覺比較急，根本不會大聲XDD
給分：
lab：demo有做出來，加上REPORT有好好寫不要字太少就是100分，
遲交的話會被扣分但是助教都會接受，打八五折。
我有兩個lab一開始一直做不出來，弄了蠻久才成功，就只好遲交了QWQ
其他的都不會太難。
小考也是用一些教過的概念，但我上機考特別緊張，又有時間限制，就蠻慘的QQ
final project要先交proposal給老師和助教看過，
老師不同意的話會退回！
要花比較多時間，但期末常常會讓人亂了陣腳啊啊orz|||
我們這組還蠻慘的，最後是教屍體，但還是有屍體分數XD"
而且REPORT部分不會因為沒做出來就也很低。
整體而言應該不算很難拿分吧，雖然以兩學分而言似乎稍微重了點，
但有乖乖跟進度我想至少都可以過。
考試作業型態：
整個學期有九個LAB作業，前八次各佔5%，第九個佔10%，
兩次quiz各10%，
一個兩三人?一組的final project，demo佔20%，report佔9%，
還有一次突然在電腦教室點名，因為有些人上完正課就溜了，
有點到的話學期成績加一分。
老師的喜好、個性：
我覺得老師人蠻好的，
雖然不是那種最平易近人的類型，但也不是那種給人感覺很高傲的樣子XD
而且他給人的感覺就是一個很厲害的教授，一看就是對自己要求很高的那種。
但是對大學生應該算蠻好的。
給加簽嗎?
應該給吧？
似乎沒有滿，畢竟只有資工本系才必修，對雙專長學士班而言不是。
成績分布：
↓每組人數
A+ 24.4% (20)
A 24.4% (20)
A- 4.9% (4)
B+ 3.7% (3)
B 12.2% (10) <-我在這QQ
B- 7.3% (6)
C+ 6.1% (5)
C 6.1% (5)
C- 3.7% (3)
D以下 7.3% (6)
TOTAL 82
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw>
◆ From: shooting1101 @ s100041046.JING.ab.nthu.edu.tw
※ 發信站: 批踢踢實業坊(ptt.cc)
※ 轉錄者: candog (140.114.206.139), 02/15/2017 13:16:58