Re: [請益] 做類比電路設計的延畢情形常見嗎?
※ 引述《kerkerker (KerKer)》之銘言：
: 1.因為有些問題不好意思直接問學長姐或老師，所以在此發問。
: 2.對其他領域不是很了解，本篇討論就以類比電路設計這塊為主。
: --------------------------------------------------------
: 人物背景:
: 我：碩一新生，大學前四大，然後推甄上自己系的電路設計組別
: 博班學長：大學也是跟我同校系，碩班一年後直接簽博
: 我爸：在電路設計這塊工作快30年了，好幾年前開了個很小、默默無名的design house
: ----------------------------------------------------------------------------
: 因為之前有個計劃去幫博班學長的忙，他就私底下跟我和我同學(也是碩一)講一些事，
: 大意整理如下:
: 1.老闆很愛留人，幾乎不可能給你兩年準時畢業，大都兩年半到三年
這件事情如果是真的，你應該要進實驗室之前就知道
: 2.老闆愛support其他老師人力，所以可能叫你做一堆雜事，不一定跟最後論文有關
老闆小咖，需要接大咖的子計畫才能養活實驗室，當然能盡量support就support
不然你以為你每個月的薪水跟實驗室的儀器還有耗材哪裡來
: 2.老闆有時會中途換題目，然後又問你新題目怎麼進度很慢，忘記你是從零開始重作
: 3.老闆自己不夠強，都要靠學生自己做，碩班要靠博班帶，若沒博班做類似題目的帶就
: 只能靠自己，下場可能很慘
全台皆然，老闆大概只對畢業的博論最熟
如果他來這個學校要開創新領域的研究，他自己不可能熟
何況現在已經不是靠製程就能發paper的年代了
那種老板給你一人一梗時代已經過去了
話說，研究生本來就應該有獨立研究自己硬幹的經驗
: 4.因為老闆自己不太懂，有時給的方向是錯的，或是給不出啥好建議，所以會浪費很多
: 時間
既然知道這件事情，老闆的意見就自己斟酌
他有給意見總比沒意見好，起碼他叫你注意有問題的地方大概都有一定機率出錯
: 5.Chip回來老師可能又要你多加一些功能進去，事情越來越多
如果你做的東西夠複雜...我想你Chip回來大概也快三年了
一定是做的東西太小不完整，還有改善的空間
: 6.全台做類比的很多都三年畢業，沒啥奇怪
這點是事實，合理性可以討論，不過目前它是事實
原因就是你tape out以後要半年才會回來，大概都delay在這裡
: -----------------------------------------------------------------------------
: 我只跟我爸說教授可能會留人，兩年不太可能準時走。我爸是不太認同，以下是他的
: 觀點整理(全都他的看法，我沒任何貶低之意)
: 1.他面試新人很少看到3年才畢業的，3年畢業的在主管眼中是能力不足才延畢。他也開
: 人力銀行網站給我看，很多投研替的都是預計兩年畢業，極少看到3年的。
那是你爸的公司實在太小了 收不到真正名校很操實驗室的學生
預計兩年畢業當然大家嘴上講講 實際上念到三年的是佔大多數
你如果對研替做類比真的有了解 很多都是碩三上才敢投
或是碩二上投，最後畢不了業不能去的也是占多數
: 2.他們是無名小公司都這麼覺得了(覺得延畢不太好)，何況是更優秀的design house
就是因為是無名小公司 才收不到真正在學校受到"磨練"的學生
真正優秀的design house早就有心理準備你會畢不了業
當然這也是他們收人的重大考慮因素之一
: 3.他認識XX大學Y教授，Y教授也跟他說會被他留三年通常是因為能力不足
能力足不足是看比較的 有時候只是教授比較酸而已
: 4.碩一下跟老師規劃好題目，碩二上做研究、下線(post-sim當然要做仔細)，chip回來
: 量測，寫論文。你要讓老師覺得你有足以畢業的成果。兩年畢業是很正常的。
題目很大的話...你又自己重頭幹...一次量好你要很厲害
: 5.老師沒義務去規劃你要幾年畢業，你要自己主動積極找老師討論方向、進度。題目太
: 晚確定是自己的問題。主管也喜歡主動積極的人，但90%的人做不到。
是，但是平心而論，大學生擁有的類比積體電路知識其實少得可憐
光花時間抓自己的心態可能一年就過去了
真的一進碩一就覺得自己很弱拼命模擬看書的人非常少
遑論你題目根本還沒定好
老師跟你說做pipeline好了 假設實驗室沒人做過 你要從哪裡開始下手
可能連設計一個OP都不知道怎麼樣才是對的
: ------------------------------------------------------------------------------
: 因為學長這樣一講，然後同學間(即使不同實驗室)也會說做類比很操啊、晶片不work就
: 延畢啊，再加上現在實驗室真的有幾個延畢碩班學長，所以我實驗室同屆的同學態度就
: 是：反正博班學長都說會被留了，你就不要肖想能拼一點然後兩年走人。
: 但目前我看到延畢的學長確實chip有點問題，若沒問題我也不確定他是否就能準時畢業。
正確的態度是 你進來之前就要知道有可能三年才能畢業
但是如果就這樣混混的等，最後吃虧的還是自己
就長遠來看還是積極一點會學到比較多東西
: -----------------------------------------------------------------------------
: 想請教各位，研究題目大都在碩一下、碩二上左右就決定好了嗎? 周遭的人會延畢是不是
: 都是晶片回來有問題或太晚下線拖到時間? 若一切按部就班，晶片回來確定都能work的
: 話，還有看過教授會繼續留人的嗎?
: -----------------------------------------------------------------------------
: 現在老闆有接個總計畫主持人，應該就比較不會叫我們東做西做一些無關的電路，我還是
: 希望能像我爸說的那樣及早確立方向，小心驗證電路然後兩年左右畢業。若到時晶片能正
: 常work還被留，就再看看了......
其實 看運氣 你要是開新題目 從頭自己做 一定花很多時間
如果你有接學長的東西 拼一點把他做完整
兩年畢業也是有的 不過就看你們老師
做研究很難在兩年之內就讓你所謂"真的做完整"...
那博班就不用混了
碩士其實是很尷尬的學位 兩三年你很難從頭到尾做出什麼好東西
對於這個學位的認定與要求 就是看老闆了
另外我認為假設一間公司他不懂做analog唸三年的原因
這間公司大概也不值得你進去做analog
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.152
推
10/24 19:06, , 1F
10/24 19:06, 1F
推
10/24 19:16, , 2F
10/24 19:16, 2F
→
10/25 02:27, , 3F
10/25 02:27, 3F
推
10/25 19:42, , 4F
10/25 19:42, 4F
推
10/26 21:05, , 5F
10/26 21:05, 5F
推
10/27 00:33, , 6F
10/27 00:33, 6F