看板 [ ICDESIGN ]
討論串[問題] testbench有問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] testbench有問題
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者occqoo (小歐)時間15年前 (2011/01/02 21:17), 編輯資訊
0
0
0
內容預覽:
我也有同樣的問題. 因為測資的delay實在太長. 在half cycle很小的時侯看起來幾乎是變成了negtive edge的電路. 因此我可以用negtive edge的FD1做出更快的電路. 然而這個電路在cycle比較大的時候反而會出錯. 請問一下這樣的電路能夠同過測試嗎？. 謝謝助教. -
#1
[問題] testbench有問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者bonoshi (sbo)時間15年前 (2011/01/02 20:43), 編輯資訊
0
0
0
內容預覽:
testbench中的23～25行：. assign #(`REG_DELAY+`REG_SETUP_TIME) A=Amem[i];. assign #(`REG_DELAY+`REG_SETUP_TIME) B=Bmem[i];. assign #(`REG_DELAY+`REG_SETUP_T
(還有423個字)
首頁
上一頁
1
下一頁
尾頁