看板 [ ICDESIGN ]
討論串[討論] CIC晶片良率
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[討論] CIC晶片良率
推噓3(3推 0噓 5→)留言8則，0人參與, 最新作者magicrr (桃園)時間15年前 (2008/10/14 16:48), 編輯資訊
1
0
1
內容預覽:
※ [本文轉錄自 comm_and_RF 看板]. 作者: magicrr (信義區吉屋出租) 看板: comm_and_RF. 標題: [討論] CIC晶片良率. 時間: Tue Oct 14 16:47:39 2008. 想請問一下大家請CIC下線晶片回來的結果大部分都如何呢??. 我們實驗室學
(還有91個字)
#2
Re: [討論] CIC晶片良率
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者colinsu (hhun)時間14年前 (2009/11/29 00:46), 編輯資訊
0
0
0
內容預覽:
質疑CIC不代表質疑TSMC喔 因為學生上傳GDS後 CIC 並不是 直接給晶圓廠 還需要整理MTF跟FSRF 給晶圓廠 並做 MASK 的JOBVIEW 如果這兩個環節做的不確實 產生出來的IC 還是會有問題 特別是MPW 每個學校所出的GDS 都不一樣 用到LAYER 也不一定一樣 所以. IC
#3
Re: [討論] CIC晶片良率
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者hlhm (Taylor)時間13年前 (2010/09/10 11:10), 編輯資訊
0
0
0
內容預覽:
CIC 採用tsmc製程. 不要質疑CIC. 應該檢討自己post-simulation. 是否有確實校回來. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 218.162.109.83.
首頁
上一頁
1
下一頁
尾頁