看板 [ Grad-ProbAsk ]
討論串[理工] Re: 104台大電子 邏設
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [理工] Re: 104台大電子 邏設
推噓1(1推 0噓 0→)留言1則，0人參與, 8年前最新作者HYH84 (HYH84)時間8年前 (2018/01/22 20:32), 編輯資訊
0
0
1
內容預覽:
嗨 我也是今年要應考台大電子的考生. 不曉得這題你有什麼看法. [理工] 96交大電子. https://www.ptt.cc/bbs/Grad-ProbAsk/M.1514094601.A.834.html. --. ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.140.192.2
#1
[理工] Re: 104台大電子 邏設
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者nova06091時間8年前 (2018/01/22 14:40), 編輯資訊
0
2
0
內容預覽:
參考Roth 7e Unit11.8一章關於clock gating的討論，基本上為了讓電路保持同步，就要避免在時脈訊號加上邏輯閘http://i.imgur.com/7xb8WIK.jpg. 我也不是很確定，有考eda組的同學歡迎找我對答案. -----. Sent from JPTT on my
首頁
上一頁
1
下一頁
尾頁