看板 [ Grad-ProbAsk ]
討論串[理工] 計組 請問張凡有說各種加法器的gate de..
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [理工] 計組 請問張凡有說各種加法器的gate de..
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者aa06697 (todo se andarà)時間9年前 (2016/11/18 21:11), 編輯資訊
0
0
0
內容預覽:
因為原po寄信來惹打一打發現有夠多. 乾脆po上來賺賺P幣A__________A. 課本上沒有4個CLA用ripple方式來傳carry的圖. 你可以看ripple carry adder的圖. 把每個1 bit full adder 都改成4 bit CLA就是了. 首先1個gate delay
(還有767個字)
#1
[理工] 計組 請問張凡有說各種加法器的gate de..
推噓2(2推 0噓 13→)留言15則，0人參與, 最新作者newpuma (還很新)時間9年前 (2016/11/14 21:54), 編輯資訊
0
0
0
內容預覽:
不知道研問版能不能問這樣子的問題，張凡在上課的時候好像有特別提到critical delay的定義不要按照恐龍本的定義？後來就越聽越不懂了，筆記也好像有漏抄. 自己寫的. RCA ：. critical delay ：2N. sum delay ：2N+1. 無限硬體加法器：. critical d
(還有92個字)
首頁
上一頁
1
下一頁
尾頁