看板 [ Grad-ProbAsk ]
討論串[理工] [計組]logic gate
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [理工] [計組]logic gate
推噓3(3推 0噓 1→)留言4則，0人參與, 最新作者BenLinus (班)時間15年前 (2011/02/11 14:39), 編輯資訊
0
0
0
內容預覽:
[X=0 作加法, X=1則作減法, X要當carry_in]. A - B = A + (-B) = A + (~B + 1) 所以X當carry_in. A B Sum Carry_out. a1a0b1b0 X=0 X=1 X=0. 0 0 0 0 0 0 0 0 0. 0 0 0 1 0 1
(還有497個字)
#1
[理工] [計組]logic gate
推噓0(0推 0噓 9→)留言9則，0人參與, 最新作者doggingg (doggingg)時間15年前 (2011/02/11 12:14), 編輯資訊
0
0
0
內容預覽:
Use AND,OR,NOT to design a two-bit binary adder/subtractor.. Give the examples to show that your answer worked correctly.. 請問這題，真值表是如以下這樣嗎?. a b Sum C
首頁
上一頁
1
下一頁
尾頁