[理工] 計組 gate delay問題

看板Grad-ProbAsk作者 (沒有暱稱)時間6月前 (2023/11/08 17:50), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串1/1
https://imgur.com/TCwkB65
請問如果題目沒寫,一般來說full adder C_out的 Gate delay 是3 還是 2? 如果C_out = A*B + C_in*(A⊕B) 需經過3個gate, 所以是3*16 = 48 如果C_out = A*B + A*C_in + B*C_in 需經過2個gate, 所以是2*16 = 32 請問是這樣理解嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 210.242.38.34 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1699437057.A.AAB.html
文章代碼(AID): #1bIre1gh (Grad-ProbAsk)