[理工] 計組 TLB跟page table觀念

看板Grad-ProbAsk作者 (Deus)時間5年前 (2020/11/28 07:36), 5年前編輯推噓1(1推 0噓 0→)
留言1則, 1人參與, 5年前最新討論串1/1
我的理解是當一個cpu要data的時候,他會輸出一個虛擬位址 然後會看TLB有沒有hit,有hit就直接得到實體位址去cache檢查 我想問的是如果TLB miss,接下來cpu要去看cache有沒有hit是要通過page table得到實體位 址再去cache檢查嗎 這樣是會卡到一次的記憶體存取的時間？ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.175.110.4 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1606520219.A.C8C.html ※ 編輯: qazwsxedc597 (1.175.110.4 臺灣), 11/28/2020 07:39:09
推
11/28 07:48, 5年前 , 1F
對
11/28 07:48, 1F
‣ 更多 qazwsxedc597 的文章
文章代碼(AID): #1VmOsRoC (Grad-ProbAsk)