[理工] 成大電子學疊接差動

看板Grad-ProbAsk作者sunwaiteric (山味)時間4年前 (2020/01/21 00:56)推噓1(1推 0噓 0→)

留言1則, 1人參與討論串1/1

http://i.imgur.com/3hsr8D1.jpg

http://i.imgur.com/lVnyeF2.jpg

想要問在算輸出阻抗為什麼Q5的小ro要切掉？算輸出阻抗不是要把輸入關掉嗎輸入關掉就不能以差模分析了吧？所以q5的小ro應該要算進去啊請高人指定觀念哪裡有問題～謝謝 ----- Sent from JPTT on my Asus ASUS_X00QD. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.43.75.128 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1579539367.A.ECA.html

推

harrytyl

01/21 18:28, 4年前 , 1^F

01/21 18:28, 1^F

‣ 返回看板[ Grad-ProbAsk ] 研究

‣ 更多 sunwaiteric 的文章

文章代碼(AID): #1U9TkdxA (Grad-ProbAsk)

[理工] 成大電子學 疊接差動

[理工] 成大電子學疊接差動