[理工] 成大電機101 計組

看板Grad-ProbAsk作者 (山味)時間4年前 (2019/12/19 18:17), 4年前編輯推噓8(8推 0噓 13→)
留言21則, 2人參與, 4年前最新討論串1/1
http://i.imgur.com/l9HurO1.jpg
請問第九題的b為何是錯誤的？？ ----- Sent from JPTT on my Asus ASUS_X00QD. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.22.98 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1576750645.A.D6B.html
推
12/19 23:39, 4年前 , 1F
這題的架構應該有包含TLB，那你要page fault之前要先
12/19 23:39, 1F
→
12/19 23:39, 4年前 , 2F
TLB miss，此時page fault的data flow就
12/19 23:39, 2F
→
12/19 23:39, 4年前 , 3F
不在IF orMEM stage了
12/19 23:39, 3F
推
12/19 23:44, 4年前 , 4F
*Datapath，用錯字了
12/19 23:44, 4F
推
12/19 23:50, 4年前 , 5F
請問b大是指TLB miss 管線內的指令不會stall嗎
12/19 23:50, 5F
→
12/19 23:56, 4年前 , 6F
如果只單考慮不含TLB的架構也不可能，因為page table
12/19 23:56, 6F
→
12/19 23:56, 4年前 , 7F
放在memory，你要知道是否page fault要先存取memory，
12/19 23:56, 7F
→
12/19 23:56, 4年前 , 8F
CPU的速度比memory快很多...
12/19 23:56, 8F
→
12/20 00:01, 4年前 , 9F
造成TLB miss的指令(lw or sw or...)會有exception使
12/20 00:01, 9F
→
12/20 00:01, 4年前 , 10F
得pipeline被flush掉，處理完之後剛剛那個lw or sw的a
12/20 00:01, 10F
→
12/20 00:01, 4年前 , 11F
ddr.還是有可能造成page fault...
12/20 00:01, 11F
推
12/20 00:04, 4年前 , 12F
瞭解 因為每次算memory stall cycle這種計算題都會誤認為
12/20 00:04, 12F
→
12/20 00:04, 4年前 , 13F
一般觀念題也是普通pipeline machine而不是超純量管線..
12/20 00:04, 13F
→
12/20 00:05, 4年前 , 14F
還是我搞錯了，B大不是在說進階管線？
12/20 00:05, 14F
推
12/20 00:24, 4年前 , 15F
我是想到課文的第一段
12/20 00:24, 15F
推
12/20 10:43, 4年前 , 16F
我原來以為會有多的指令檢查page fault，可是剛剛又覺
12/20 10:43, 16F
→
12/20 10:43, 4年前 , 17F
得不合理，翻了課本還真的有寫
12/20 10:43, 17F
→
12/20 10:44, 4年前 , 18F
12/20 10:44, 18F
→
12/20 10:44, 4年前 , 19F
這下我不知道答案是怎樣了，囧
12/20 10:44, 19F
我後來想想他是不是想考page fault is raised by mmc? ※ 編輯: sunwaiteric (140.114.123.84 臺灣), 12/20/2019 12:16:40
推
12/20 15:55, 4年前 , 20F
MMU?
12/20 15:55, 20F
對 打錯... ※ 編輯: sunwaiteric (42.72.142.109 臺灣), 12/21/2019 12:40:43
推
12/21 20:00, 4年前 , 21F
我傾向相信原文書，答案僅供參考
12/21 20:00, 21F
‣ 更多 sunwaiteric 的文章
文章代碼(AID): #1T-qurrh (Grad-ProbAsk)