[理工] 計組 pipeline

看板Grad-ProbAsk作者 (Adonis)時間4年前 (2019/11/29 16:49), 編輯推噓2(2推 0噓 6→)
留言8則, 2人參與, 4年前最新討論串9/11 (看更多)
如附圖 第一題的cycle time是那些元件的時間 http://i.imgur.com/6U51xzF.jpg
http://i.imgur.com/707p05A.jpg
-- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.135.109.16 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1575017375.A.4C3.html
推
11/29 17:02, 4年前 , 1F
所以你的問題是什麼 = =
11/29 17:02, 1F
→
11/29 23:46, 4年前 , 2F
我是問他寫的時間是哪些元件的延遲時間
11/29 23:46, 2F
→
11/29 23:46, 4年前 , 3F
因為他只有寫數字
11/29 23:46, 3F
推
11/30 13:04, 4年前 , 4F
IF:15+50(pc+mem
11/30 13:04, 4F
→
11/30 13:04, 4年前 , 5F
ID:15+20+10(control+mux
11/30 13:04, 5F
→
11/30 13:04, 4年前 , 6F
EXE:15+20+10+30(mux+alu+forwarding
11/30 13:04, 6F
→
11/30 13:04, 4年前 , 7F
MEM:15+50
11/30 13:04, 7F
→
11/30 13:04, 4年前 , 8F
WB:15+10+20 除了IF之外都要加上pipeline register
11/30 13:04, 8F
‣ 更多 AdonisLam 的文章
文章代碼(AID): #1TuDkVJ3 (Grad-ProbAsk)
討論串 (同標題文章)
完整討論串 (本文為第 9 之 11 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共11篇)
‣ 更多 AdonisLam 的文章
文章代碼(AID): #1TuDkVJ3 (Grad-ProbAsk)