[理工] 計組 成大電機108cache coherence

看板Grad-ProbAsk作者 (山味)時間4年前 (2019/11/25 01:31), 4年前編輯推噓1(1推 0噓 4→)
留言5則, 2人參與, 4年前最新討論串1/1
http://i.imgur.com/yaVHwOS.jpg
老師給的答案是bd，我想問e為何是錯的，single processor還是會有一致性問題嗎？ ----- Sent from JPTT on my Asus ASUS_X00QD. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.45.136.188 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1574616673.A.EE3.html
→
11/25 07:30, 4年前 , 1F
可能同時跑多個程式 即synchronization講的問題
11/25 07:30, 1F
推
11/25 20:03, 4年前 , 2F
cache coherence的最直接的想法是在cache裡的資料不是
11/25 20:03, 2F
→
11/25 20:04, 4年前 , 3F
最新的，所以除了multi-core有可能把同一個變數更改值
11/25 20:04, 3F
→
11/25 20:04, 4年前 , 4F
之外，還有一種可能是I/O，像是DMA把硬碟的資料寫到Mem
11/25 20:04, 4F
→
11/25 20:05, 4年前 , 5F
memory，但是此時cache還是拿舊的，所以會有一致性問題
11/25 20:05, 5F
了解了 感謝兩位大大 ※ 編輯: sunwaiteric (140.114.123.82 臺灣), 11/26/2019 15:04:48
‣ 更多 sunwaiteric 的文章
文章代碼(AID): #1TshvXxZ (Grad-ProbAsk)