[理工] 計組 關於 gate delay

看板Grad-ProbAsk作者 (monster710623)時間6年前 (2019/11/20 16:44), 6年前編輯推噓1(1推 0噓 2→)
留言3則, 1人參與, 6年前最新討論串1/1
https://i.imgur.com/5FbCos0.jpg
https://i.imgur.com/JsXzTYO.jpg
問一下為何sum 的gate delay是2n-1啊 如下圖所示 4 bits的加法器產生了s0,s1,s2,s3 不是每個sum都是3個gate delay 嗎 麻煩了 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.120.220.4 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1574239470.A.B88.html
推
11/20 18:30, 6年前 , 1F
每一bit進位輸出c需要2個gatedelay,最候一個adder
11/20 18:30, 1F
→
11/20 18:30, 6年前 , 2F
需要2n-1個gate delay拿到上一位進位c,拿到進位後
11/20 18:30, 2F
→
11/20 18:30, 6年前 , 3F
需要3個delay算出最後的sum
11/20 18:30, 3F
了解 是最後一個cout和s分別是2n和2n+1對吧 ※ 編輯: ching4562 (140.120.220.1 臺灣), 11/20/2019 19:33:18
‣ 更多 ching4562 的文章
文章代碼(AID): #1TrFpkk8 (Grad-ProbAsk)