[理工] 計組(下)_P.106_14題
請問第14題的(4)小題
DTLB有32entries(DTLB有32行對吧？),
然後是driect-mapped
Data Cache是physically addressed , cache size 32KB, line size 64 byte,
也是driect-mapped
但還是不太清楚解答裡圈起來那幾個數字怎麼計算？
還有physically address比V.A多出2bits是因為多了dirty bit和use bit的關係嗎？
求大神教一下
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.12.193.127 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1571625619.A.C57.html
→
10/21 10:58,
6年前
, 1F
10/21 10:58, 1F
→
10/21 10:59,
6年前
, 2F
10/21 10:59, 2F
→
10/21 11:02,
6年前
, 3F
10/21 11:02, 3F
→
10/21 11:02,
6年前
, 4F
10/21 11:02, 4F
→
10/21 11:04,
6年前
, 5F
10/21 11:04, 5F
→
10/21 11:12,
6年前
, 6F
10/21 11:12, 6F
→
10/21 11:16,
6年前
, 7F
10/21 11:16, 7F
→
10/21 22:26,
6年前
, 8F
10/21 22:26, 8F
→
10/21 22:27,
6年前
, 9F
10/21 22:27, 9F
