[理工] 104中央計系 multiprocessor

看板Grad-ProbAsk作者 (凹嗚)時間7年前 (2019/01/27 00:22), 編輯推噓2(2推 0噓 7→)
留言9則, 2人參與, 6年前最新討論串1/1
https://i.imgur.com/6te08zS.jpg
請問第7題為什麼是這樣選? 有人能解釋一下各選項的理由嗎>< 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 219.69.77.222 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1548519773.A.B3B.html
推
01/27 00:53, 7年前 , 1F
要增加效能有兩種方式，增加pipeline的深度或者是增加c
01/27 00:53, 1F
→
01/27 00:53, 7年前 , 2F
lock rate
01/27 00:53, 2F
→
01/27 00:54, 7年前 , 3F
pipeline長度越深越難設計
01/27 00:54, 3F
→
01/27 00:56, 7年前 , 4F
clock rate增加會導致CPU的功率消耗增加，功率消耗增加
01/27 00:56, 4F
→
01/27 00:56, 7年前 , 5F
會導致CPU產生更多的熱能需要做更多的努力去散熱
01/27 00:56, 5F
→
01/27 00:58, 7年前 , 6F
兩個方式都會有瓶頸，所以改往multicore發展，利用增進
01/27 00:58, 6F
→
01/27 00:58, 7年前 , 7F
throughtput的方式來增加效能
01/27 00:58, 7F
推
01/28 15:49, 6年前 , 8F
張凡上課說過 近幾年難以克服的有兩點 power wall跟 mem
01/28 15:49, 8F
→
01/28 15:49, 6年前 , 9F
ory gap
01/28 15:49, 9F
‣ 更多 imadog 的文章
文章代碼(AID): #1SJ8bTix (Grad-ProbAsk)