[理工] 104交大計系的幾題選項

看板Grad-ProbAsk作者 (chunk)時間7年前 (2019/01/12 23:58), 編輯推噓2(206)
留言8則, 3人參與, 7年前最新討論串1/1
3.https://imgur.com/a/fGXKHnC 首先第三題的A錯是因為沒有所謂最佳嗎? 然後C為什麼是錯的呢? 8.https://imgur.com/a/MEeHRHf 再來第八題的C完全不懂敘述想要表達什麼 有人知道嗎QQ 還有E又是錯在哪裡呢? 12.https://imgur.com/a/mgjAW92 再來是12題的D選項 什麼東西是on-line compaction? 16.https://imgur.com/a/VhK2zIq 最後是16題的A選項為什麼是錯的呢? 不就是經過了32個ALU嗎? 還是要考慮carry那些的gate delay? 問題稍多如果有人能幫忙解答我會很感謝你QQ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.113.136.218 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1547308734.A.F53.html

01/13 00:19, 7年前 , 1F
3a只有相對好 c橫軸是process degree
01/13 00:19, 1F

01/13 00:21, 7年前 , 2F
12我猜是一邊跑程式同時compacting
01/13 00:21, 2F

01/13 00:21, 7年前 , 3F
16板上答案是33
01/13 00:21, 3F

01/13 00:27, 7年前 , 4F
8c例如branch或jump不用跑完全部stage e增加stage需要增
01/13 00:27, 4F

01/13 00:27, 7年前 , 5F
加新的硬體所以不見得會有誘因增加深度
01/13 00:27, 5F

01/13 01:07, 7年前 , 6F
8c如果說是有可能有hazard所以會>n個cycle呢
01/13 01:07, 6F

01/13 01:11, 7年前 , 7F
8E大概是問 電晶體尺寸變小 pipeline stages會隨之變多
01/13 01:11, 7F

01/13 01:12, 7年前 , 8F
答案應該是無關 只能影響clock rate
01/13 01:12, 8F
文章代碼(AID): #1SEWw-zJ (Grad-ProbAsk)