[理工] 107 交大 記系 第16題
(a) For a system with 64-bit logical address space, a two-level paging scheme
is appropriate.
=>False
(d) The TLB is associative, high-speed memory in which each entry consists of
a key and a value.
=>True
a選項,為什麼two-level page table不適合用在64bit system?
(64bit 代表page table size可能很大,不能用multilevel page table解決嗎?)
d選項,TLB不是也需要valid bit嗎 這樣這個選項怎麼會對?
thanks
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.123.134
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1546936852.A.597.html
推
01/08 17:33,
7年前
, 1F
01/08 17:33, 1F
至少比1-level省更多空間吧QQ 所以改成4-level就能選嗎
→
01/08 17:37,
7年前
, 2F
01/08 17:37, 2F
不太懂 fully也是需要valid bit吧
※ 編輯: j5464654 (140.114.123.134), 01/08/2019 18:31:42
推
01/08 19:59,
7年前
, 3F
01/08 19:59, 3F
→
01/08 19:59,
7年前
, 4F
01/08 19:59, 4F
→
01/08 19:59,
7年前
, 5F
01/08 19:59, 5F
→
01/08 19:59,
7年前
, 6F
01/08 19:59, 6F
→
01/08 19:59,
7年前
, 7F
01/08 19:59, 7F
→
01/08 19:59,
7年前
, 8F
01/08 19:59, 8F
→
01/08 20:00,
7年前
, 9F
01/08 20:00, 9F
→
01/08 20:02,
7年前
, 10F
01/08 20:02, 10F
推
01/08 20:11,
7年前
, 11F
01/08 20:11, 11F
→
01/08 20:11,
7年前
, 12F
01/08 20:11, 12F
→
01/08 20:11,
7年前
, 13F
01/08 20:11, 13F
(a)因為在64bit的情況下,page table size會比一般32bit的entry大很多
所以要解決page table太大的問題,一般都會用multilevel page table或是
invert page table來解決 所以我認為只要有說到任何一種那這個選項就會對
(d)我認為一個TLB entry要包含valid bit, tag,physical page number這三項
而這個選項只有提到兩個東西,所以我認為它是錯的
(個人覺得計系這科的答案根本看出題老師心情...)
※ 編輯: j5464654 (140.114.123.134), 01/08/2019 20:49:54
→
01/08 22:13,
7年前
, 14F
01/08 22:13, 14F
→
01/08 22:14,
7年前
, 15F
01/08 22:14, 15F
→
01/08 22:14,
7年前
, 16F
01/08 22:14, 16F