
[理工] 計組 1-bit full adder

張凡上課有提到,
“要三個輸入都對的情況下,經過 3 個 gate delay,sum 的結果才會是對的。
如果其中有一個不對,經過 3 個 gate delay 還是會錯”
請問這個意思是,只有當最後結果 sum=1 時才對嗎?
像是
(上圖的圖表第二列)a=0 b=0 cin=1,使得 sum=1
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.120.220.2
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1541315515.A.1F9.html
※ 編輯: befdawn (140.120.220.2), 11/04/2018 15:12:40
→
11/04 15:30,
7年前
, 1F
11/04 15:30, 1F
→
11/04 15:30,
7年前
, 2F
11/04 15:30, 2F
推
11/04 15:58,
7年前
, 3F
11/04 15:58, 3F
推
11/04 16:02,
7年前
, 4F
11/04 16:02, 4F
所以只是時間的問題,而不是input的a b c的值的問題了?
我以為是input值的大小的關係@@
※ 編輯: befdawn (140.120.220.2), 11/04/2018 16:37:23
推
11/04 16:45,
7年前
, 5F
11/04 16:45, 5F
→
11/04 16:45,
7年前
, 6F
11/04 16:45, 6F
→
11/04 16:45,
7年前
, 7F
11/04 16:45, 7F
→
11/04 19:05,
7年前
, 8F
11/04 19:05, 8F
→
11/04 19:05,
7年前
, 9F
11/04 19:05, 9F
→
11/04 19:05,
7年前
, 10F
11/04 19:05, 10F