[理工] 張凡下冊p.95 計組cache (101台聯大電機)

看板Grad-ProbAsk作者 (Clonsey)時間8年前 (2017/10/28 16:38), 8年前編輯推噓0(0推 0噓 8→)
留言8則, 1人參與, 8年前最新討論串1/1
https://imgur.com/gA8e07w
想問一下第5題跟第8題 第5題書上的解答如下: https://imgur.com/T2WzvvU
請問我圖中括號那句 "The shared L2 design can also tolerate imbalances across the working sets of different multithreads running in each processor" 指的是可防止cache coherence嗎? 第八題書上解答如下: https://imgur.com/vLMYKV1
請問題目的"from 1 to 2"的意思是? 允許兩個outstanding的miss可overlap嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.161.236.179 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1509179931.A.937.html ※ 編輯: clonsey1314 (1.161.236.179), 10/28/2017 16:43:35
→
10/28 22:45, 8年前 , 1F
第5題那句我是翻成:
10/28 22:45, 1F
→
10/28 22:46, 8年前 , 2F
可容忍跑在不同core的thread有不同size的work set
10/28 22:46, 2F
→
10/28 22:46, 8年前 , 3F
而且兩個thread的work set的size差很大
10/28 22:46, 3F
→
10/28 22:46, 8年前 , 4F
比方說thread 1的work set的size是9
10/28 22:46, 4F
→
10/28 22:46, 8年前 , 5F
thread 2的size是1
10/28 22:46, 5F
→
10/28 22:46, 8年前 , 6F
P1有兩個大小是6的L2
10/28 22:46, 6F
→
10/28 22:47, 8年前 , 7F
P2有一個大小是10的shared L2
10/28 22:47, 7F
→
10/28 22:49, 8年前 , 8F
這樣P1跑thread 1的core的miss rate會高，P2不會
10/28 22:49, 8F
原來如此! 謝謝解惑! ※ 編輯: clonsey1314 (1.161.236.179), 10/29/2017 17:42:41
‣ 更多 clonsey1314 的文章
文章代碼(AID): #1Pz48Rat (Grad-ProbAsk)