[理工] 計組支援快取的記憶體系統

看板Grad-ProbAsk作者newpuma (還很新)時間9年前 (2017/01/15 21:59)推噓2(2推 0噓 4→)

留言6則, 2人參與討論串1/1

其實這題蠻基本的...張凡課本還出現兩次，但真的想弄懂為什麼各個部分是那樣做：假設一個block大小4 word DRAM寬度是1 word -送出位置需要1cycle -起始對每個DRAM存取的時間為15cycle -送出1 word資料時間為1cycle 第一個問題： one word wide是1+4*15+4*1中，送出位置不需要送4次？第二個問題： interleaved (4bank)是1+1*15+4*1中，interleaved中DRAM存取只需要一次嗎？(是因為平行？) 謝謝大家 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.116.49 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1484488749.A.437.html

推

qq70200

01/15 22:23, , 1^F

01/15 22:23, 1^F

推

Transfat

01/15 22:29, , 2^F

01/15 22:29, 2^F

→

Transfat

01/15 22:30, , 3^F

01/15 22:30, 3^F