[理工] 計組 pipeline OS 排程
圖上clock cycle3的時候指令在各個單元上是指剛到那個位置嗎？
這三題問clock cycle4各單元輸出為什麼都是我覺得clock cycle3結束時會輸出的？
是我理解錯了嗎
http://i.imgur.com/ajrlkkx.jpg
這題要minimize waiting time 我選擇用SJF但是算出來都是70/5=14
請問我有哪裡算錯嗎@@
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.140.213.159
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1482541039.A.5BF.html
推
12/24 09:43, , 1F
12/24 09:43, 1F
→
12/24 09:43, , 2F
12/24 09:43, 2F
→
12/24 09:43, , 3F
12/24 09:43, 3F
→
12/24 09:44, , 4F
12/24 09:44, 4F
這題太陰了吧...
※ 編輯: newpuma (223.140.213.159), 12/24/2016 09:51:22
推
12/24 09:55, , 5F
12/24 09:55, 5F
→
12/24 10:00, , 6F
12/24 10:00, 6F
→
12/24 10:05, , 7F
12/24 10:05, 7F
→
12/24 10:05, , 8F
12/24 10:05, 8F
→
12/24 10:08, , 9F
12/24 10:08, 9F
lw應該會在c7被要求stall吧？因為Hazard detection在ID
吧 嗎 哈哈
※ 編輯: newpuma (114.32.2.15), 12/24/2016 10:12:46
→
12/24 10:10, , 10F
12/24 10:10, 10F
→
12/24 12:00, , 11F
12/24 12:00, 11F
→
12/24 12:00, , 12F
12/24 12:00, 12F