[理工] 討論 清大102計系

看板Grad-ProbAsk作者 (Jerry)時間8年前 (2015/12/21 12:27), 編輯推噓1(103)
留言4則, 2人參與, 最新討論串1/1
第9題. http://miupix.cc/pm-93GYPZ 我的想法是這樣 他說在同樣使用LRU replacement 方法下舉出一個使用direct-map 比fully associative miss rate還低的例子 我覺得如果是同cache size 同block size direct怎樣應該都不會比fully好 頂多1block的時候一樣而已 寫到時間快到就亂掰了一個 http://miupix.cc/pm-ENES49 不知道這樣可不可行 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.30.20.188 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1450672074.A.0F4.html

12/21 14:33, , 1F
這是我想到的case
12/21 14:33, 1F

12/21 14:33, , 2F

12/21 18:47, , 3F
你列的不太正確,Fully 是每一格都用的到,應該 Cache 1
12/21 18:47, 3F

12/21 18:47, , 4F
要跟 Cache 2 大小一樣才比較有說服力
12/21 18:47, 4F
文章代碼(AID): #1MTt_A3q (Grad-ProbAsk)