Re: [理工] [計組]-加法器
※ 引述《David178 (資工人)》之銘言：
: 請問一下
: 無限硬體加法器
: Critical path delay=2
: Sum delay=5?
當每一個ai、bi和c0放好之後
經由sum of product計算後即可得到每一個ci
所以每一個ci只要經過2個gate delay之後就會對了
所以critical path delay = 2個gate delay
而每個si(s0除外)須等到每個ci對了之後再經過加法器
經過3個gate delay之後就會對了
所以sum delay = 2 + 3 = 5個gate delay
舉例：我想得到正確的s1
2 gate delay 3 gate delay
輸入(a0、b0、c0) ───────> c1、(a1、b1) ───────> s1
: 4bit-CLA
: Critical path delay=3
: Sum delay=6
當每一個ai、bi和c0放好之後
經過1個gate delay之後即可算出每一個pi和gi
再經過combination circuit計算後即可得到每一個ci
(combination circuit裡面也是經由sum of product方式算出ci)
所以critical path delay = 1 + 2 = 3個gate delay
而每個si(s0除外)的計算方式與上述相同
所以sum delay = 3 + 3 = 6個gate delay
舉例：我想得到正確的s1
1 gate delay 2 gate delay
輸入(a0、b0、c0) ───────> p0、g0 ───────> c1、(a1、b1)
3 gate delay
───────> s1
: 16bit-CLA
: Critical path delay=5
: Sum delay=10
因為Pi和Gi的計算需要gi和pi
同上述，經過1個gate delay之後每一個pi和gi就會對了
再經過下層的2-level gates計算後即可得到每一個Pi和Gi
所以經過3個gate delay之後每一個Pi和Gi就對了
再經過最下層的2-levle gates計算後即可得到每一個Ci
所以critical path delay = 3 + 2 = 5個gate delay
雖然在上述步驟中已經算出每一個si，但當時的每一個Ci還未算出
所以此時的每一個si都還是錯的，須等到每一個Ci對了之後再重算一次
當每一個Ci對了之後再灌回到上層4-bit CLA的輸入
同樣經過2個gate delay之後即可算出每一個新的ci
再經過3個gate delay之後即可算出每一個新的si
所以sum dealy = 5 + 2 + 3 = 10個gate delay
舉例：我想得到正確的s5
1 gate delay 2 gate delay
輸入(a0、b0、c0) ───────> p0、g0 ───────> P0、G0
2 gate delay 2 gate delay
───────> C1、(a4、b4) ───────> c5、(a5、b5)
3 gate delay
───────> s5
: 是怎麼判斷的，感覺自己的觀念不太清晰，
: 想請教各位高手解釋
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.44.184.209
※ 文章網址: http://www.ptt.cc/bbs/Grad-ProbAsk/M.1413052005.A.3DC.html
※ 編輯: HiltonCool (114.44.184.209), 10/12/2014 02:28:18
推
10/13 00:58, , 1F
10/13 00:58, 1F