【理工】【電子】cs與cascode

看板Grad-ProbAsk作者 (阿篤仔)時間10年前 (2013/10/05 23:21), 編輯推噓3(3推 0噓 13→)
留言16則, 6人參與, 最新討論串1/1
如果一個訊號直接灌入，即 Rsig = 0 且drain端有一個遠小於ro的電阻 那將這個CS疊接成cascode之後有甚麼好處? 沒記錯應該是台大101年電子甲的考題 我想好久都沒頭緒 請各位神人幫幫忙! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 175.182.19.115
→
10/05 23:27, , 1F
補充一下CS的S端接地
10/05 23:27, 1F
推
10/06 21:14, , 2F
避免early effect(故有較大的輸出阻抗)
10/06 21:14, 2F
→
10/06 21:15, , 3F
有較小的Miller effect(故有較佳的頻率響應)
10/06 21:15, 3F
→
10/06 22:41, , 4F
可是增加的輸出阻抗會被drain端遠小於ro的電阻吃掉吧
10/06 22:41, 4F
→
10/06 22:42, , 5F
還有Rsig=0應該就沒有米勒效應了對嗎?
10/06 22:42, 5F
推
10/06 23:23, , 6F
gate到drain有電容 其輸出端看到的是source 所以等效電
10/06 23:23, 6F
→
10/06 23:24, , 7F
組小 gain小 所以米勒效應變小... 是這樣吧@@
10/06 23:24, 7F
→
10/08 12:03, , 8F
gain的變化因為drain端的電阻遠小於ro所以應該變化不
10/08 12:03, 8F
→
10/08 12:04, , 9F
大，而各個電容所看到的電阻都有一端接地所以米勒效
10/08 12:04, 9F
→
10/08 12:04, , 10F
應應該是可以忽略的是吧?
10/08 12:04, 10F
→
10/09 16:37, , 11F
缺點 swing變小
10/09 16:37, 11F
推
10/17 01:15, , 12F
我覺得是增加gain 原來因為drain電阻很小 增益很小
10/17 01:15, 12F
→
10/17 01:16, , 13F
放一個cascode 可以讓輸出阻抗變大 整體增益上升
10/17 01:16, 13F
→
10/19 21:22, , 14F
可是在output端有一個遠小於ro的電阻會把疊接之後的
10/19 21:22, 14F
→
10/19 21:23, , 15F
增加的電阻給吃掉吧
10/19 21:23, 15F
→
11/24 02:57, , 16F
推big想法 razavi例題有提到
11/24 02:57, 16F
‣ 更多 bluefox1127 的文章
文章代碼(AID): #1IK2vuHc (Grad-ProbAsk)