[理工] [計組]pipeline的stall運作
請問pipeline的stall是卡在ID stage還是IF stage ??
如以下MIPS code (有forwarding)
lw $s1 $t0(0)
add $s3 $s1 $s2
add $s4 $s3 $s2
圖1:
lw IF ID EX ME WB
↘
add IF ＊ ID EX ME WB
↘
add IF ID EX ME WB
圖2:
lw IF ID EX ME WB
↘
add IF ID ＊ EX ME WB
↘
add IF ＊ ID EX ME WB
請問哪一個才是正確的？
我在參考書跟大碩模考解答看到的答案版本不同
不確定是在IF stage還是ID stage判斷有dependency且需要stall 1 cycle
謝謝
--
推
03/23 22:08,
03/23 22:08
→
03/23 22:08,
03/23 22:08
→
03/23 22:08,
03/23 22:08
→
03/23 22:16,
03/23 22:16
→
03/23 22:17,
03/23 22:17
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.134.48.111
推
01/23 23:32, , 1F
01/23 23:32, 1F
推
01/23 23:39, , 2F
01/23 23:39, 2F
推
01/24 00:00, , 3F
01/24 00:00, 3F
→
01/24 00:18, , 4F
01/24 00:18, 4F
推
01/24 01:06, , 5F
01/24 01:06, 5F
→
01/24 09:15, , 6F
01/24 09:15, 6F