[理工] [計組] cache的問題

看板Grad-ProbAsk作者 (Kelly)時間11年前 (2012/10/13 12:14), 編輯推噓2(2推 0噓 9→)
留言11則, 3人參與, 最新討論串1/1
在寫題目的時候發現 有一題不是很了解 希望各位可以幫幫忙:) Q:Which of the following on-chip cache hierarchies are often implemented in modern processers? (1)Spilt L1 data and instruction caches (2)Combined L2 caches (3)Spilt L2 data and instruction caches (4)A write-through L2 caches 答案是(1)(2) 可能是因為不是很了解所謂的modern processor 所以整個不知道要從哪邊下手... 想要知道為什麼1234分別地對跟錯的原因 希望高手可以幫忙解答!! 謝謝 萬分感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.123.175.91
推
10/13 19:37, , 1F
你可以去查查哈佛架構
10/13 19:37, 1F
→
10/13 19:39, , 2F
這樣(1)(2)(3)就有解答了
10/13 19:39, 2F
→
10/13 19:40, , 3F
(4)cache主要的概念還是write back非write through
10/13 19:40, 3F
推
10/13 23:54, , 4F
我也想請教1、2的詳解
10/13 23:54, 4F
→
10/14 14:53, , 5F
哈佛架構是L1 L2 cache的再改良
10/14 14:53, 5F
→
10/14 14:54, , 6F
利用""大部分"程式資料儲存部分少 指令運算部分多的特性
10/14 14:54, 6F
→
10/14 14:55, , 7F
再將L1 cache細分兩塊cache 再更加效率化的方式
10/14 14:55, 7F
→
10/14 14:56, , 8F
現在的CPU內部cache的部份 大概都是哈佛架構
10/14 14:56, 8F
→
10/15 17:32, , 9F
L1講求min access time 所以split成Instruction & data目的
10/15 17:32, 9F
→
10/15 17:33, , 10F
是為了要減少access time但L2是講求hit rate所以combine就
10/15 17:33, 10F
→
10/15 17:34, , 11F
是要增加hit ratio 畢竟cache被切得越小 miss rate就越高
10/15 17:34, 11F
‣ 更多 kkkellyyy 的文章
文章代碼(AID): #1GUEgL1J (Grad-ProbAsk)