[理工] [計組]關於pipeline

看板Grad-ProbAsk作者 (我是誰)時間12年前 (2012/02/23 16:28), 編輯推噓1(1推 0噓 3→)
留言4則, 2人參與, 最新討論串1/1
請問如果將pipeline 的 stage 都切的較 balanced 的話 可以讓 效能 更好!! 那該如何說明呢?? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.34.74.111
推
02/23 16:45, , 1F
舉例呀 60-50-30-20ns 跟40-40-40-40ns就有差啦
02/23 16:45, 1F
→
02/23 16:45, , 2F
pipeline 的CPU cycle time是依照max{if~wb}來算
02/23 16:45, 2F
→
02/23 16:46, , 3F
如果能夠平衡的話 就能讓時脈週期下降 cpu效能提升
02/23 16:46, 3F
→
02/23 16:48, , 4F
唔..樓上說得比較正確...
02/23 16:48, 4F
‣ 更多 timygt 的文章
文章代碼(AID): #1FHVYMUo (Grad-ProbAsk)