[理工] [電子] 100台大電子ICS
最近才寫100年的考古
對於解答有些疑惑的地方想請教一下.
單(複)選:
7. For the circuit shown in Fig.2(b),which of the following is(are) true
圖片是一張正向Schmitt trigger
(D)It can be used as a memory element.
為什麼這選項是對的@@ 請問要怎麼應用呢?
20. Which of the following(s) regarding the DRAM is(are) true?
(A)The read operation is destructive.
答案是沒有A選項..可是DRAM讀取之後裡面準位不是會改變，所以每次
讀完都要寫回去嗎?
24. Which of the following(s) regarding the dynamic logic circuit is(are) true?
(C) It is a ratioless design.
答案是有C的.. 可是動態邏輯電路不是會因為Charge sharing的關係導致邏輯錯誤嗎?
我自己在設計的時候常常要調整size讓他不會因為Charge sharing導致邏輯錯誤耶= =
還是題目是說有考慮各節點預充電的設計?
25.Which of the following(s) regarding digital logic circuits is(are) true?
(B)Increasing the ratio of W/L can always reduce circuit delay.
(D)A larger trans-conductance parameter(k'=uCox) can always result in a
shorter circuit delay.
這題因為題目有個always讓我很猶豫= = 答案是給兩個都對.
我的想法:
(B)
增加W也會讓電容變大，這一級的速度變快(考慮下一級的電容)可是上一層的速度會變慢吧?
所以我們再設計電路的時候才要sizing阿..而且若只增加P區塊的w也會讓pull down變慢吧
(D)
感覺增加Cox也會讓k'變大，可是電容也變大不見得變快吧= =''
感謝回答
祝大家都能正取~~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.11.45
→
02/15 09:23, , 1F
02/15 09:23, 1F
推
02/15 13:21, , 2F
02/15 13:21, 2F
→
02/15 13:22, , 3F
02/15 13:22, 3F
→
02/15 13:25, , 4F
02/15 13:25, 4F
→
02/15 13:25, , 5F
02/15 13:25, 5F
→
02/15 13:41, , 6F
02/15 13:41, 6F
24. 可是題目是說動態電路 不是互補式CMOS邏輯族@@
25. 我是想 因為上一層要充的電容變大了
→
02/15 13:55, , 7F
02/15 13:55, 7F
→
02/15 13:55, , 8F
02/15 13:55, 8F
→
02/15 13:58, , 9F
02/15 13:58, 9F
謝謝回答@@
推
02/15 17:41, , 10F
02/15 17:41, 10F
→
02/15 17:46, , 11F
02/15 17:46, 11F
→
02/15 21:41, , 12F
02/15 21:41, 12F
→
02/15 21:46, , 13F
02/15 21:46, 13F
※ 編輯: doublewhi 來自: 140.113.122.118 (02/15 21:59)
→
09/11 14:56, , 14F
09/11 14:56, 14F