[理工] 台大資工100計組

看板Grad-ProbAsk作者 (1998)時間12年前 (2012/02/14 00:01), 編輯推噓0(0011)
留言11則, 4人參與, 最新討論串1/1
http://exam.lib.ntu.edu.tw/sites/default/files/exam/graduate/100/100417.pdf 想問 6. (b) 是要把會形成page fault的情況列出來嗎 ? 看不太懂題目給possible events給 write back 跟 invalidate 是要幹嘛 另外問 9. (b) 爬文看有版友回答是 load instruction 要減半 請問為何 store instruction 不用減半 ? 是因為 register-memory addressing 是指 ALU 的運算元 ? 希望大家能替我解答 謝謝 !! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 111.240.198.35

02/14 00:10, , 1F
6.(b)是要列出當page fault發生 TLB page table cache
02/14 00:10, 1F

02/14 00:11, , 2F
hit/miss write back...等的event的順序
02/14 00:11, 2F

02/14 00:30, , 3F
有正確答案嗎 @@?
02/14 00:30, 3F

02/14 01:06, , 4F
9這題很怪啦 MPIS的資料路徑我們又不懂 而且ALU CPI=1.
02/14 01:06, 4F

02/14 01:07, , 5F
load store=3 怎麼來的 我們又都不知道...
02/14 01:07, 5F

02/14 01:08, , 6F
而且若依照我們熟的資料路徑去做 load store在第3管
02/14 01:08, 6F

02/14 01:10, , 7F
也是做 暫存器+XXX 的動作 我實在看不出register-addre
02/14 01:10, 7F

02/14 01:11, , 8F
如果她說得address-register 是指寫回register會快
02/14 01:11, 8F

02/14 01:12, , 9F
那就是依照前面板友講得 因為寫回速度快了 所以CPI降低
02/14 01:12, 9F

02/14 01:13, , 10F
store沒有的原因 大概是store是送入memory 不用寫回reg
02/14 01:13, 10F

09/11 14:56, , 11F
store沒有的原因 https://daxiv.com
09/11 14:56, 11F
文章代碼(AID): #1FEJFULD (Grad-ProbAsk)