[理工] [電子] 邏輯閘(基礎判別)

看板Grad-ProbAsk作者 (nickname)時間12年前 (2012/02/10 22:49), 編輯推噓7(7推 0噓 27→)
留言34則, 7人參與, 最新討論串1/1
題目：計算圖中的f，並指出其主要缺陷。 http://ppt.cc/raw; (詳解續下圖) 看了解答還是不知道該怎麼判別... 上面有一個圈圈的是P型、沒有圈圈的是N型沒錯吧? 但是要怎麼知道箭頭(源極)是在右邊還左邊呢?? 判斷歐姆通、截止通不是也要知道肩膀(汲極)在哪嗎?? (1) 麻煩強者約略概述該電路4種情形的狀況 (2) 以下列的真值表正確嗎? X1　X2 　 　Y ０　０　0*1+1*0 = 0 ０　１　1*1+0*0 = 1 １　０　0*0+1*1 = 1 １　１　1*0+0*1 = 0 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.38.86.232
→
02/10 22:51, , 1F
補個 "感謝"
02/10 22:51, 1F
推
02/10 22:52, , 2F
這是哪間學校幾年的題目阿?
02/10 22:52, 2F
→
02/10 22:58, , 3F
X1=X2=0時 pmos通 nmos不通 通的pmos是傳送X1=0 Y=0
02/10 22:58, 3F
→
02/10 22:59, , 4F
X2=0
02/10 22:59, 4F
→
02/10 23:01, , 5F
X1=1 X2=0時 nmos通 pmos不通 nmos接到的是X2'=1 Y=1
02/10 23:01, 5F
→
02/10 23:02, , 6F
後兩個也是一樣~
02/10 23:02, 6F
推
02/10 23:03, , 7F
試試看圖說故事 OFF的就擦掉 1圖通但PMOS接地所以加Vtp
02/10 23:03, 7F
→
02/10 23:03, , 8F
2圖PMOS通假設輸出有個電容對VDD充電
02/10 23:03, 8F
→
02/10 23:04, , 9F
3圖NMOS的Gate接VDD所以輸出扣掉Vtn
02/10 23:04, 9F
→
02/10 23:05, , 10F
4圖負載電容放電放到地 我猜的qq
02/10 23:05, 10F
→
02/10 23:15, , 11F
謝樓上兩位大大! 所以判別通與不通，只要看基極是否
02/10 23:15, 11F
→
02/10 23:16, , 12F
接0或1就好了嗎? Vtp跟Vtn我還是覺得好抽象@@"
02/10 23:16, 12F
→
02/10 23:18, , 13F
ps. 95台大生機
02/10 23:18, 13F
推
02/10 23:19, , 14F
第一張圖事實上是|Vtp|,因為第一章pmos在飽和區
02/10 23:19, 14F
→
02/10 23:20, , 15F
不過判斷邏輯把它當0V就好
02/10 23:20, 15F
→
02/10 23:21, , 16F
因為它不是0v,所以解答最下面那句說這是缺點
02/10 23:21, 16F
→
02/10 23:22, , 17F
源極的判斷方式就是看電位高低
02/10 23:22, 17F
→
02/10 23:26, , 18F
第三張圖也是一樣道理,NMOS操作在飽和區
02/10 23:26, 18F
推
02/10 23:27, , 19F
看圖說故事 Gate部分 P接地為1 N接天為1 為了使他通
02/10 23:27, 19F
→
02/10 23:27, , 20F
所以輸出應該要是什麼電壓 用這樣的想法思考
02/10 23:27, 20F
→
02/10 23:28, , 21F
那請問要怎麼知道drain跟source在哪邊呢?
02/10 23:28, 21F
→
02/10 23:30, , 22F
我有點錯亂 理一下 QQ
02/10 23:30, 22F
推
02/10 23:30, , 23F
我的認知是不重要 判別出來哪邊低 哪邊就是source
02/10 23:30, 23F
→
02/10 23:31, , 24F
以上是NMOS
02/10 23:31, 24F
→
02/10 23:32, , 25F
所以N型接低電壓的是S P型接高電壓的是S
02/10 23:32, 25F
→
02/10 23:32, , 26F
討論它真正電壓是多少就有點重要,判斷邏輯的時候不重要
02/10 23:32, 26F
→
02/10 23:33, , 27F
S跟D沒有固定在哪邊就對了?? 我跟BJT混在一塊了@@
02/10 23:33, 27F
→
02/10 23:33, , 28F
了解!! 感謝你們~~
02/10 23:33, 28F
推
02/10 23:36, , 29F
當你純粹判斷邏輯的時候 腳接哪邊都不重要 主要是
02/10 23:36, 29F
→
02/10 23:36, , 30F
電壓要傳遞過去 只有off 跟 on兩種情況
02/10 23:36, 30F
推
02/10 23:58, , 31F
缺點：pmos只能傳送好的"1" nmos則是好的"0"
02/10 23:58, 31F
→
02/10 23:59, , 32F
所以當pmos傳0或是nmos傳1時 會產生一個Vth的壓降
02/10 23:59, 32F
→
02/11 00:02, , 33F
會影響下一級的NM
02/11 00:02, 33F
→
09/11 14:55, , 34F
第一張圖事實上是|Vt https://daxiv.com
09/11 14:55, 34F
‣ 更多 nick5200 的文章
文章代碼(AID): #1FDIvvUW (Grad-ProbAsk)