[理工] [計組] TLB與memory、cache的對應問題
在還沒學到virtual memory的時候，是說Cache是 physical memory的快取
然後加入virtual memory 之後，就是讓記憶體空間假象變大，因此多出了page table來
對應真實的address。
問題：
那麼TLB的存在是為了加速virtual address對應physical address
所以即使TLB HIT，也是一樣要去讀取實體memory囉？
那麼在讀取memory之前，也是可以先找Cache中是否命中
也就是會有以下可能：
TLB命中 ----取得實體位置----> cache命中 結束。
TLB命中 ----取得實體位置----> cache miss ---->從記憶體載入 結束。
我的想法正確嗎？
謝謝各位高手的回答！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.46.132.197
推
02/23 08:07, , 1F
02/23 08:07, 1F
→
02/23 08:07, , 2F
02/23 08:07, 2F
→
02/23 18:12, , 3F
02/23 18:12, 3F
→
02/23 18:15, , 4F
02/23 18:15, 4F
→
02/23 22:06, , 5F
02/23 22:06, 5F
推
02/23 22:56, , 6F
02/23 22:56, 6F
→
02/24 09:35, , 7F
02/24 09:35, 7F
推
02/24 09:35, , 8F
02/24 09:35, 8F
→
02/24 21:11, , 9F
02/24 21:11, 9F