[理工] [電子學]-數位電路

看板Grad-ProbAsk作者時間16年前 (2009/11/10 20:05), 編輯推噓6(6推 0噓 20→)
留言26則, 7人參與, 最新討論串1/1
電路圖 http://www.wretch.cc/album/show.php?i=jay654789&b=2&f=1583639808&p=0 題目 將Vo以VDD以及Vt表示 答案: Vo=VDD-3Vt 小弟不懂為何答案是 Vo=VDD-3Vt 有高手能解釋一下嗎 感恩 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.126.208.2 ※ 編輯: Dusuren 來自: 59.126.208.2 (11/10 20:06)
→
11/10 22:09, , 1F
所以第2顆射極要VDD-2VT 才會工作在飽和區 Q3類推得解
11/10 22:09, 1F
→
11/10 22:44, , 2F
可以解釋一下為什麼NMOS會通嗎 Vgs不是等於0嗎
11/10 22:44, 2F
推
11/10 22:45, , 3F
我也想問為什麼NMOS一定會導通
11/10 22:45, 3F
→
11/10 22:46, , 4F
...樓上可知mos兩邊都可以當S極?
11/10 22:46, 4F
→
11/10 22:47, , 5F
我是說D大= =
11/10 22:47, 5F
→
11/10 23:03, , 6F
恩恩 我知道mos兩端都可當s極 搞不懂為什麼mos會倒通
11/10 23:03, 6F
→
11/10 23:06, , 7F
不過我覺得這電路不知道是啥作用的= = 考試用的嗎?@@
11/10 23:06, 7F
→
11/10 23:12, , 8F
就是考試用的阿 冏
11/10 23:12, 8F
→
11/10 23:16, , 9F
這個是VLSI的考題吧
11/10 23:16, 9F
→
11/10 23:16, , 10F
要深究可能會扯到半導體物理...
11/10 23:16, 10F
→
11/10 23:17, , 11F
我是認為Gate漏電流幫MOS開了通道，就讓他在剛好導通的地方
11/10 23:17, 11F
→
11/10 23:17, , 12F
但是這樣設計應該很不穩定
11/10 23:17, 12F
推
11/10 23:26, , 13F
不導通的話Vo就沒值了吧XD
11/10 23:26, 13F
→
11/10 23:47, , 14F
不能就S大那麼判斷吧= =
11/10 23:47, 14F
推
11/11 00:37, , 15F
MOS的另一端有寄生電容
11/11 00:37, 15F
→
11/11 00:38, , 16F
假設剛開始電容還沒充電
11/11 00:38, 16F
→
11/11 00:38, , 17F
那Vgs=Vdd
11/11 00:38, 17F
→
11/11 00:39, , 18F
MOS會通直到對寄生電容充到Vdd-Vth
11/11 00:39, 18F
推
11/11 00:44, , 19F
Dram的原理就利用這個
11/11 00:44, 19F
→
11/11 00:55, , 20F
我是說最上面那顆 其他同理
11/11 00:55, 20F
→
11/11 01:05, , 21F
不過實際上也沒人這樣用 就算要傳Vdd也會用PMOS
11/11 01:05, 21F
推
11/11 02:10, , 22F
原來如此
11/11 02:10, 22F
→
11/11 09:11, , 23F
對阿!有夠奇怪，還沒做數位電路就被扣3倍Vt，真的是考試用
11/11 09:11, 23F
推
11/13 08:22, , 24F
可以用電流方程式來看吧 要通的話 必在飽合區
11/13 08:22, 24F
→
11/13 08:23, , 25F
I=K*(Vgs-Vt)^2 >> I=0 Vgs=vt >> Vg=Vdd Vs=Vdd-Vt
11/13 08:23, 25F
→
11/13 08:24, , 26F
其他兩顆 以此類推
11/13 08:24, 26F
‣ 更多 Dusuren 的文章
文章代碼(AID): #1A-LRvlL (Grad-ProbAsk)