Re: [心得] 我在台南,滿頭星星

看板FJU-EE-2005B作者 (枯萎)時間14年前 (2009/11/21 23:40), 編輯推噓6(608)
留言14則, 8人參與, 最新討論串1/1
大家都來想必我也不能缺席 來到成大讀研究所後 老闆只要求一件事做事要有效率... 身為小小碩一的我 因為一項計畫 碩二人手不足 碩一就被推入火坑了 看到兩萬行的verilog 我都快爆炸了 而且不是自己寫的 又要去做整合 而我也修了四堂課 分別為 VLSI_test VLSI_system_design IP_design DSP 先來講DSP 這次我這輩子第三次修DSP 希望分數越來越高 不過我現在只奢求 期中考不要考低於兩個標準差 再來是VLSI_system_design 這一科就非常的有趣了 前兩次作業是一顆多重周期的CPU 期中考叫你寫一顆單一時脈的CPU 期末專案是一顆要接上BUS要奇怪要求的pipeline_CPU 所以這一門學科學到最多的反而是計算機組織 我因該已經可以背下來 白算盤裡面到底寫了啥麼鬼東西 接下來是IP_design 這個就學到很多很有用的事啦 IP簡單來說就是放在SOC晶片中的電路 大學時沒教過的logic synthesis 和 coding_stytle 這邊講得很清楚 最後是我們老闆開的VLSI test 這沒啥好講的....... 因為我下星期而要考試 我現在還在PO文章 唉.... 大家不要忘記我唷 有空到台南玩呀 我自己都沒去玩過 你們下來才有藉口唷!!! 我想吃台南美食呀 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.116.187.173

11/22 00:51, , 1F
我需要來分享一下書法課的內容嗎??
11/22 00:51, 1F

11/22 00:52, , 2F
你可以寫出一顆x86來嗎
11/22 00:52, 2F

11/22 13:06, , 3F
在FJU板 躺著也中槍................
11/22 13:06, 3F

11/22 13:38, , 4F
好精實的研究生,我老闆的課作業都在劃INVERTER哈哈~~
11/22 13:38, 4F

11/22 16:54, , 5F
我又想到林寬寬跟你說的話:這不是我要的,呵呵
11/22 16:54, 5F

11/22 19:30, , 6F
前兩次修的DSP不能抵嗎?
11/22 19:30, 6F

11/22 19:33, , 7F
CPU是用verilog寫的?
11/22 19:33, 7F

11/22 19:55, , 8F
verilog是可以寫CPU的...不能抵吧沒有85呀...
11/22 19:55, 8F

11/22 20:01, , 9F
我們計組課 期末project 用Verilog 寫一顆16bit cpu
11/22 20:01, 9F

11/22 20:39, , 10F
感覺很精實 嘖嘖
11/22 20:39, 10F

11/22 20:51, , 11F
接計畫不錯呀~ 有接才有錢領的說,也能額外學東西
11/22 20:51, 11F

11/24 09:35, , 12F
接業界的計畫就是超級廉價勞工........
11/24 09:35, 12F

11/24 12:45, , 13F
同感
11/24 12:45, 13F

11/27 14:01, , 14F
沒錯~~超累的~~看我實驗室有接計畫的感覺很操~
11/27 14:01, 14F
文章代碼(AID): #1B20d-wq (FJU-EE-2005B)