[課業] 看輸出電阻的疑問

看板Examination作者 (阿凱)時間5年前 (2019/02/02 19:22), 編輯推噓3(3推 0噓 8→)
留言11則, 3人參與, 5年前最新討論串1/1
小弟初學者，請問大家 不考慮ro，為何輸出電阻沒有看到Rs 我是想說T-model 分析它 還會有個1/gm 和Rs... 為何不用考慮他們? https://i.imgur.com/T8zgtQh.jpg
我的想法是 求輸出電阻，要先將訊號源關掉，導致Vgs=0，因此電流源gmVgs=0,等同於開 路，所以看電阻到drain端就可以停了， 請問這樣分析正確嗎？ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.77.53.220 ※ 文章網址: https://www.ptt.cc/bbs/Examination/M.1549106547.A.73F.html
推
02/02 20:44, 5年前 , 1F
D端往下看也會有一個大電阻
02/02 20:44, 1F
→
02/02 20:45, 5年前 , 2F
你可以試試ro要考慮時。用電路學方式分析灌電壓電流
02/02 20:45, 2F
→
02/02 20:45, 5年前 , 3F
方式。可以算出來你要的輸出電阻
02/02 20:45, 3F
推
02/02 20:47, 5年前 , 4F
那我再問如果這題Rs接地 但是要考慮ro 輸出電阻是多
02/02 20:47, 4F
→
02/02 20:47, 5年前 , 5F
少。可以自己想一想
02/02 20:47, 5F
→
02/02 20:49, 5年前 , 6F
我想問的是不考慮ro,的Ro怎麼看阿
02/02 20:49, 6F
→
02/02 20:50, 5年前 , 7F
為何只有Rd1並Rd2而已
02/02 20:50, 7F
推
02/02 21:17, 5年前 , 8F
D端往s端看就大電阻。 再並聯2個電阻 要考慮大電阻
02/02 21:17, 8F
→
02/02 21:17, 5年前 , 9F
嗎
02/02 21:17, 9F
→
02/02 21:27, 5年前 , 10F
畫小信號模型 令輸入=0 Vgs=0 相依電流源gm*Vgs=0 斷路
02/02 21:27, 10F
→
02/02 21:27, 5年前 , 11F
所以跟Rs不相連
02/02 21:27, 11F
‣ 更多 zzz4414 的文章
文章代碼(AID): #1SLNrpS_ (Examination)