討論串[問題] 請問數位邏輯的問題
共 3 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓0(0推 0噓 4→)留言4則,0人參與, 最新作者di7101483 (d)時間11年前 (2014/11/23 13:44), 11年前編輯資訊
0
0
3
內容預覽:
下面是我畫的waveform. https://www.dropbox.com/s/ezkkkxyp1hy61y8/IMAG0001.jpg?dl=0. A、B這兩個CLOCK因為頻率和相位都一樣,然後A = ~B. 所以我只畫A來代表. 我的目的只是想抓取A和B這兩個1M的CLOCK. 然後輸出變
(還有234個字)

推噓4(4推 0噓 5→)留言9則,0人參與, 最新作者MasterChang (我愛ASM)時間11年前 (2014/11/23 12:55), 11年前編輯資訊
0
0
1
內容預覽:
F輸出跟AB走,你寫的東西就是多工器,c是選擇線。. 所以F是1MHz. 2M?我的waveform還是1M,只是dutycycle不一樣。. 我覺得你要不要把多工器那節的東西要K一下?. c是選擇線、選擇線、選擇線(很重要所以講三次). 啊你的testbench哩?我的code放上來你自己實驗一下
(還有839個字)

推噓1(1推 0噓 4→)留言5則,0人參與, 最新作者di7101483 (d)時間11年前 (2014/11/23 00:39), 11年前編輯資訊
0
0
2
內容預覽:
大家好,前幾天熬夜debug、研究數位邏輯、quartus、verilog、fpga(都熬出病了@@). 終於把code寫出來了,但魯蛇我問題很多 請原諒. 我用verilog寫了一個邏輯. truth table如下. clk | c | F. ____|____|__. | |. ↑ | 1 |
(還有1263個字)
首頁
上一頁
1
下一頁
尾頁