看板 [ Electronics ]
討論串[問題] verilog reset問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] verilog reset問題
推噓4(4推 0噓 8→)留言12則，0人參與, 最新作者Leadgen (新竹~)時間11年前 (2014/06/01 11:47), 編輯資訊
0
0
1
內容預覽:
How about this?. ======. reg reset_d,reset_2d;. wire reset_r;. always @(posedge i_clk or negedge i_rts) begin. if (!i_rts) cnt <= 0 ;. else if (!reset
(還有186個字)
#1
[問題] verilog reset問題
推噓3(3推 0噓 13→)留言16則，0人參與, 最新作者light0617 (期待寒假)時間11年前 (2014/05/31 02:35), 編輯資訊
0
0
1
內容預覽:
各位大大好. 我最近在寫碼錶上一個reset的功能. 遇到了一個問題. 下面是部分CODE. input reset;//按鈕reset 每按一次重設. input i_clk;. input i_rts;//原本的東西. reg r_reset=1'b0;. reg cnt=1'b0;. <版本一
(還有812個字)
首頁
上一頁
1
下一頁
尾頁