看板 [ Electronics ]
討論串[問題] 關於SoC的Tape-Out前驗證
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 關於SoC的Tape-Out前驗證
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者sma1033 (死馬)時間12年前 (2013/07/25 02:27), 編輯資訊
0
0
0
內容預覽:
雖然小弟十分資淺，但這裡想提一下敝人的作法供您參考. 1. 時間很趕的狀況下基本上都是找舊東西來修修補補，會儘量畢免用到不熟悉的. Device或者design太創新的電路 & Funcion. 2. 如果可以的話就多弄幾個略有差異的工程樣板來降低有嚴重Bug的風險. 3. copy cat，去量測
(還有46個字)
#1
[問題] 關於SoC的Tape-Out前驗證
推噓2(2推 0噓 4→)留言6則，0人參與, 最新作者SophieFluid (洋為中用)時間12年前 (2013/07/25 01:23), 編輯資訊
0
0
0
內容預覽:
SoC = Digital CKT + Analog CKT. 在tape-out前，digital部分（RTL）可以寫入FPGA做function與timing驗證，. 但analog part似乎只能靠post-simulation來處理，但又限於模擬時間過長. 通常不能完整驗證所具備的func
(還有27個字)
首頁
上一頁
1
下一頁
尾頁