看板 [ Electronics ]
討論串[問題] MCU,CPLD,FPGA的抗雜訊能力比較
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] MCU,CPLD,FPGA的抗雜訊能力比較
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者kitconan (不再在乎)時間14年前 (2011/10/04 20:54), 編輯資訊
0
0
0
內容預覽:
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~. FPGA和CPLD學起來都一樣,端看你用VHDL或是verilog,FPGA和CPLD的差別只是在於邏輯閘. 數目不一樣,至於抗雜訊能力並不是用FPGA,M
#1
[問題] MCU,CPLD,FPGA的抗雜訊能力比較
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者aifinsrc (henry)時間14年前 (2011/10/04 20:03), 編輯資訊
0
0
0
內容預覽:
各位先進好:. 最近看到市面上有一個產品，它包含了一顆MCU和FPGA，想請問版上的前輩，. FPGA的抗雜訊能力真的比MCU好嗎? MCU也不都是邏輯閘兜起來的嗎?! 為何. 可以說FPGA的抗雜訊能力會比MCU好呢?. 另外請叫一個問題，CPLD的抗雜訊的能力又會比FPGA好嗎? 學習CPLD和
首頁
上一頁
1
下一頁
尾頁