看板 [ Electronics ]
討論串[問題] 關於Clock Domain Crossing的基本觀念
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 關於Clock Domain Crossing的基本觀念
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者colinshih (Colin Shih)時間14年前 (2011/09/24 03:56), 編輯資訊
0
0
0
內容預覽:
對 sequ. logic， "synchronous" 指 signal transition. 與 clock 具有 alignment. 無論 single bit, multi-bit bus,. 經過 latch elements 而不改變邏輯. 假設2-stage F/F 消除某 CDC
(還有315個字)
#1
[問題] 關於Clock Domain Crossing的基本觀念
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者phifunction時間14年前 (2011/09/24 01:39), 編輯資訊
0
0
0
內容預覽:
大家好. 小弟在Clock Domain Crossing這邊有些觀念不是很清楚. 想要請教各位大大. 一般來說. 只要是control signal (1-bit)在跨clock domain時. 通常都是用兩級FF來做synchronize的動作. 但是如果是bus的話. 通常會用Asynchr
(還有51個字)
首頁
上一頁
1
下一頁
尾頁