看板 [ Electronics ]
討論串[問題] 請問一個Verilog語法問題
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] 請問一個Verilog語法問題
推噓0(0推 0噓 3→)留言3則，0人參與, 最新作者Zephyr750 (紅蓮西風750)時間14年前 (2011/06/15 23:40), 編輯資訊
0
0
0
內容預覽:
排版請好好排. //合成一個....不知道什麼東西的邏輯電路XDDD. //它不受clk控制，輸出因輸入改變馬上反應. assign xEn = (sel<20)? 2'b01 : (sel<50)? 2'b10 : 2'b11 ;. always@(posedge clk) //合成一個2bit的
(還有10個字)
#3
Re: [問題] 請問一個Verilog語法問題
推噓1(1推 0噓 4→)留言5則，0人參與, 最新作者sasako (模糊地讓我看不清)時間14年前 (2011/06/14 01:30), 編輯資訊
0
0
0
內容預覽:
N是你輸出值的bit width. assign output = {N{sel<20 & sel>0 }} & (xxx) |. {N{sel<50 & sel>20}} & (ooo) |. {N{sel<100 & sel>50}} & (yyy) ;. 合出來好像也是多功器. 當然用case
#2
Re: [問題] 請問一個Verilog語法問題
推噓0(0推 0噓 2→)留言2則，0人參與, 最新作者et3003 (維力雜醬麵)時間14年前 (2011/06/13 22:53), 編輯資訊
0
0
0
內容預覽:
恩恩 當然這樣的語法是不行的,. 基本上你所舉的例子若總共有100種條件的話,. 請先換算成2進制去判斷,首先就是條件sel,. 最少要有7bit 去描述.. 舉例若你希望0~20的條件一樣的話,. 條件可寫如下,. casex(sel). 7'b000xxxx, //(00~15). 7'b001
(還有22個字)
#1
[問題] 請問一個Verilog語法問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者potatojerry (智)時間14年前 (2011/06/13 22:31), 編輯資訊
0
0
0
內容預覽:
請問一下Verilog的case語法，如果選擇的是一個範圍時，要怎麼寫呢?. EX.. always@(sel). begin. case(sel). 0: xx. 1: xx. ...... 100:. endcase. end. 若 0~20, 20~50, 50~100三個要選擇的範圍都一樣.
首頁
上一頁
1
下一頁
尾頁