看板 [ Electronics ]
討論串[心得] Verilog使用nonblocking assignment解ꠠ…
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [心得] Verilog使用nonblocking assignment解ꠠ…
推噓0(0推 0噓 4→)留言4則，0人參與, 最新作者zxvc (眾生都是未來佛)時間15年前 (2010/08/25 11:45), 編輯資訊
0
0
2
內容預覽:
那個"除頻器的nonblocking assignment問題"的HDL code在這篇文章的後面。. (以下文章只有count[0]是Verilog bit-select，"[0]"不是citation XD). 然後來對於這個HDL的Scheduling分析如下。. 首先module t有三個a
(還有1625個字)
#2
Re: [心得] Verilog使用nonblocking assignment解ꠠ…
推噓0(0推 0噓 6→)留言6則，0人參與, 最新作者zxvc (眾生都是未來佛)時間15年前 (2010/08/24 21:41), 編輯資訊
0
0
2
內容預覽:
[恕刪]. ViewMoon大提到的"q <= #1 d;"這個問題我用SystemVerilog Scheduling去. 推，真的會有race的問題(即使用了NBA)。至於詳細推導過程就懶得說了。. 一個可能發生這race的問題是"除頻器"：. ~~~~~~~~~~~t.sv~~~~~~~~~~
(還有1108個字)
#1
[心得] Verilog使用nonblocking assignment解ꠠ…
推噓5(5推 0噓 14→)留言19則，0人參與, 7年前最新作者zxvc (眾生都是未來佛)時間15年前 (2010/08/24 19:44), 編輯資訊
0
0
2
內容預覽:
最近在翻Synopsys VCS的user guide的時候，忽然看到一個有意思的東西[1]，. 是關於使用nonblocking assignment解決race condition的問題。. 我之前一直都沒注意到這個特性，只是有點半懂的照別人說的. "寫sequential circuit用no
(還有3968個字)
首頁
上一頁
1
下一頁
尾頁