看板 [ Electronics ]
討論串[問題] 有關TSMC 0.18um製程的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 有關TSMC 0.18um製程的問題
推噓3(3推 0噓 0→)留言3則，0人參與, 最新作者jfsu (水精靈)時間15年前 (2010/06/29 00:27), 編輯資訊
0
0
0
內容預覽:
它應該會被描述在MOS 的model裡面，看是WPE(well proximity effect) 還是LOD. (length of diffusion)，分別是sa, sb與 sc..,,. 不過這也要DRC(design rule check)的command file也有提供相關的功能。.
#1
[問題] 有關TSMC 0.18um製程的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者Mauder (知福..惜福..)時間15年前 (2010/06/29 00:21), 編輯資訊
0
0
0
內容預覽:
請問各位大大. 小弟在尋找製程裡有關device matching的參數. 想要知道TSMC 0.18um製程裡兩個需要matching的device相距在不同的距離下. 會有多少mismatch. 包含mosfet的Vt mismatch或者是電阻的阻值mismatch等等. 這應該會是一個統計參
(還有68個字)
首頁
上一頁
1
下一頁
尾頁