看板 [ Electronics ]
討論串[請益] 關於電路模擬如何正確調整電晶體的尺寸 …
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [請益] 關於電路模擬如何正確調整電晶體的尺寸 …
推噓4(4推 0噓 2→)留言6則，0人參與, 最新作者jfsu (水精靈)時間16年前 (2009/11/27 15:02), 編輯資訊
0
0
0
內容預覽:
先不考慮從無到有的設計，這比較不符合目前業界的現況...XD. 以你目前的問題是在於要如何針對手邊的電路跑模擬，並調整適合的W/L比。. 我想，當在你要變更電路設計時，手邊至少一定要有兩份文件，一個是EDR(ElectricalDesign Rule)，另一個是LDR(Layout Design R
(還有1654個字)
#1
Re: [請益] 關於電路模擬如何正確調整電晶體的尺寸 …
推噓3(3推 0噓 11→)留言14則，0人參與, 7年前最新作者deathcustom (阿耨多羅三藐三菩提)時間16年前 (2009/11/27 01:40), 編輯資訊
0
0
0
內容預覽:
以LAYOUT為最終導向. 拿到一份新的製程的時候. 先打開laker/virtuoso畫一次DRC會過的layout. 然後記住最小的W, L, grid. 甚或龜毛一點的時候. 為了方便拉VIA，把每個CT、VIA的位置都固定住. 然後此時的L（R、MIMC的）可能也就被固定了. 回頭. 開始摸
(還有334個字)
首頁
上一頁
1
下一頁
尾頁