看板 [ Electronics ]
討論串[問題] verilog 語法 inout
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] verilog 語法 inout
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者arclitetank (More than meet the eye!)時間16年前 (2009/11/04 14:37), 編輯資訊
0
0
0
內容預覽:
io pad的 model 大概是長類似這樣. inout IO;. input I;. ouput O;. input OE;. assign IO = OE ? I : 1'bz; // bufif1 bufif1_inst(IO, I, OE);. assign O = IO; // buf
(還有319個字)
#1
Re: [問題] verilog 語法 inout
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者horsehead ( N￾NN￾N)時間16年前 (2009/11/02 09:57), 編輯資訊
0
0
0
內容預覽:
雙向 IO 一定要在通訊的portocol做一些BUS 使用權的規定才能使用. 比方說 low pin count 匯流排 他在他的bus cycle上有明確規定何時是. Host 發資料 何時是 slave發資料 並不會兩端同時寫入資料的情形發生. 另外考慮到延遲問題 當兩邊換手時也許有一端的OE
(還有151個字)
首頁
上一頁
1
下一頁
尾頁