看板 [ Electronics ]
討論串[問題] 請問MOS的SIZE
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] 請問MOS的SIZE
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者Lary (PTTuser)時間16年前 (2009/09/12 23:55), 編輯資訊
0
0
0
內容預覽:
在strong inversion部分我與你的見解是相同的. 但是在velocity saturation部分就不太一樣了. 首先為什麼會造成velocity saturation?. 因為電子的移動會受到半導體晶格與雜質的scattering而無法達到光速. 這就是電子在該物質運動速度的極限(與半
(還有53個字)
#3
Re: [問題] 請問MOS的SIZE
推噓7(7推 0噓 13→)留言20則，0人參與, 7年前最新作者deathcustom時間16年前 (2009/09/12 14:37), 編輯資訊
0
0
0
內容預覽:
Weak Inversion. 或者sub-threashold的操作區間，I-V跟Square Rule差很多. 更接近Exponential Rule. 至於Velosity Saturation. 簡單的說就是載子移動速度到極限（接近光速，1%光速以上就算了）. 通常是出現在short-cha
(還有363個字)
#2
Re: [問題] 請問MOS的SIZE
推噓3(3推 0噓 6→)留言9則，0人參與, 最新作者Lary (PTTuser)時間16年前 (2009/09/11 17:26), 編輯資訊
0
0
0
內容預覽:
我進analog IC設計也不久. 不過還是提供個人淺見. 首先要決定你的Vdsat的range. 因為Vdsat = Vgs-Vth (約略). 所以Vsat在100~300 mV為佳(針對我自己使用的0.18製程). 小於100mV元件不是strong inversion. 大於300mV則元件
(還有275個字)
#1
[問題] 請問MOS的SIZE
推噓7(7推 0噓 11→)留言18則，0人參與, 7年前最新作者wwwok (勇敢的堅持下去)時間16年前 (2009/09/11 11:08), 編輯資訊
0
0
0
內容預覽:
踏入類比領域大概一年了. 才發現東西越來越多不會阿. 最近在做電路的時候. 突然想到現在設計的W/L是最好的嗎. 以前我總是設計到能小則小. 不過最近又K了點書 發現書上許多SIZE都設計的很大(W=10u以上). 像我之前的TWOSTAGEOP 輸入對W差不多才4u. 所以說想請問一下各位大大.
(還有4個字)
首頁
上一頁
1
下一頁
尾頁