看板 [ Electronics ]
討論串[問題] 請問用verilog如何測power
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] 請問用verilog如何測power
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者deathcustom時間17年前 (2008/11/13 18:58), 編輯資訊
0
0
1
內容預覽:
其實啊. 從電子學的一個公式. P = 0.5*f*Ctot*Vdd^2. 每個製程的Ctot(所有gate的電容總和)都不同. 然後這個f隨時脈不同. （而且對於同一個系統、CLK，處理不同工作所造程的等效f也不同）. 更別說隨著你的coding、constraint（要省面積還是時間）. 消耗功
(還有287個字)
#2
Re: [問題] 請問用verilog如何測power
推噓3(3推 0噓 2→)留言5則，0人參與, 最新作者proach (p.roach)時間17年前 (2008/11/13 15:21), 編輯資訊
0
0
1
內容預覽:
看不懂這句話 orz. 其實你這樣問實在是很難回答. Verilog測 power? 這就跟問某個 C++程式要花多少電力才能跑完一樣，. 一樣的程式，在不同的電腦上速度不同，功率消耗當然也不同，所以此題. 無解，最多就是回答你某個寫法在某種 CPU上比較省電這樣吧。. 如果你一定要有個結果，不妨這
(還有186個字)
#1
[問題] 請問用verilog如何測power
推噓3(3推 0噓 10→)留言13則，0人參與, 7年前最新作者a000tt (努力)時間17年前 (2008/11/12 17:54), 編輯資訊
0
0
0
內容預覽:
我知道verilog用Xilinx可以測時間. verilog轉到schematic是否可以測power?. 我們老師要我測. verilog要怎們測power or Enengy?. 感謝感謝. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 98.165.225.94.
首頁
上一頁
1
下一頁
尾頁