看板 [ Electronics ]
討論串[問題]"乘法"與電路和成(design vision)
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題]"乘法"與電路和成(design vision)
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者sasako (微笑待人)時間17年前 (2008/05/28 09:40), 編輯資訊
0
0
0
內容預覽:
幫你debug.... 你這兩行寫得相當奇怪...是非常奇怪. 完全看不懂.... input clk , n_rst ;. input [13:0]in3 ;. input [13:0]in4 ;. output [13:0]out3 ;. wire [27:0]cc ;. reg [13:0]o
(還有293個字)
#1
[問題]"乘法"與電路和成(design vision)
推噓3(3推 0噓 0→)留言3則，0人參與, 最新作者hisanick (外村尼克)時間17年前 (2008/05/28 01:15), 編輯資訊
0
0
0
內容預覽:
小弟我最近想打個乘法出來. module time1(in3,in4,out3); //作in3和in4的相乘. input [13:0]in3;. input [13:0]in4;. output reg [13:0]out3 ;. reg [27:0]cc ;. always@( *). beg
(還有572個字)
首頁
上一頁
1
下一頁
尾頁