看板 [ Electronics ]
討論串[討論] HDL有這種語法?
共 7 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
2
下一頁
尾頁
#2
Re: [討論] HDL有這種語法?
推噓2(2推 0噓 2→)留言4則，0人參與, 最新作者MasterChang (我愛ASM)時間18年前 (2007/09/13 10:08), 編輯資訊
0
0
0
內容預覽:
Wait statement若後面Wait的條件是時間指定就不能合成。. 'DELAYED(time)表示產生一個time時間延遲的信號，模擬是可以. ，真實硬體誰知道會不會delay一個"time" 的時間。如果你看到. 這敘述，通常是硬體spec.給的，如Tplh或Tphl...等這類東西。.
(還有27個字)
#1
Re: [討論] HDL有這種語法?
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者MasterChang (我愛ASM)時間18年前 (2007/09/12 00:44), 編輯資訊
0
0
0
內容預覽:
WAIT ON 信號1[,信號2,信號3,...]. WAIT 敘述可以合成，但與Sensitivity list倆者只能有一者存. 在，不然會有互相等待的情形. 信號名稱'DELAYED(time) 表示產生一個time時間延遲的信號。. 這兩個都是VHDL基本語法。. 正緣信號檢測---->|.
(還有155個字)
首頁
上一頁
1
2
下一頁
尾頁