看板 [ Electronics ]
討論串[問題] 如何產生50MHz的clock signal？
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 如何產生50MHz的clock signal？
推噓3(3推 0噓 4→)留言7則，0人參與, 最新作者proach (p.roach)時間18年前 (2007/09/05 21:19), 編輯資訊
0
0
0
內容預覽:
把 vcc降到 3.3V or 3V試試看 :). --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 59.115.236.72.
#1
[問題] 如何產生50MHz的clock signal？
推噓4(4推 0噓 12→)留言16則，0人參與, 最新作者FrozenRay (◎ □■□■□■□)時間18年前 (2007/09/05 20:50), 編輯資訊
0
0
0
內容預覽:
事情是這樣的. 小弟我最近在測一顆學長 tape-out 的 IC. 該電路為一 Adaptive PLL. Power Supply 為 1.8V. 除頻數為 32. 輸入頻率為 50 MHz. 因此我需要一個 Voh=1.8V ; Vol=0V ; 頻率為50MHz的 input clock s
(還有334個字)
首頁
上一頁
1
下一頁
尾頁